source: highadc @ 54

Revision Log Mode:


Legend:

Added
Modified
Copied or renamed
Diff Rev Age Author Log Message
(edit) @54   8 years nmarusov
(edit) @53   8 years nmarusov
(edit) @52   8 years nmarusov Добавлен приёмник Ethernet. Нужно тестить.
(edit) @51   8 years ElenaR последние изменения перед симуляцией и на её первых этапах (без cordic)
(edit) @50   8 years ElenaR последние изменения перед симуляцией и на её первых этапах (без cordic)
(edit) @49   8 years ElenaR последние изменения перед симуляцией и на её первых этапах (без cordic)
(edit) @48   8 years ElenaR последние изменения перед симуляцией и на её первых этапах (без cordic)
(edit) @47   8 years ElenaR последние изменения перед симуляцией и на её первых этапах (без cordic)
(edit) @46   8 years ElenaR Часть по рефлектометрии на верилоге без FIR-фильтра
(edit) @45   8 years nmarusov Добавлен модуль Ethernet и карта регистров.
(edit) @44   8 years ElenaR Добавлена методичка по моделированию в моделсиме на времянке
(edit) @43   8 years ElenaR
(edit) @42   8 years ElenaR
(edit) @41   8 years nmarusov Переписаны модули загрузки уставок в ЦАП и управления PLL. Компиляция не …
(edit) @40   8 years nmarusov Добавлен упаковщик 36-битных данных.
(edit) @39   8 years ElenaR
(edit) @38   8 years nmarusov Описание семейства Cyclone III.
(edit) @37   8 years nmarusov Добавлена документация по микросхемам АЦП и SRAM.
(edit) @36   8 years nmarusov Добавлен файл документации по модулю оцифровщика.
(edit) @35   8 years nmarusov
(edit) @34   8 years nmarusov
(edit) @33   8 years ElenaR Обновление структуры репозитория.
(edit) @32   8 years ElenaR
(edit) @31   8 years ElenaR
(edit) @30   8 years nmarusov Исправление синтаксиса.
(edit) @29   8 years nmarusov Компиляция без синтаксических ошибок. Нужно проверять логику.
(edit) @28   8 years nmarusov Исправлено имя файла ADC_data_rec.v.
(edit) @27   8 years nmarusov Добавлена обёртка для логики одного канала АЦП с целью уменьшения объёма …
(edit) @26   8 years nmarusov Переписан главный модуль. Дальше нужно подправить синтаксис и проверять …
(edit) @25   8 years nmarusov Переписываю логику в главном файле.
(edit) @24   8 years nmarusov Удалены тесты из branch.
(edit) @23   8 years nmarusov Переписываю логику постепенно.
(edit) @22   8 years nmarusov Подсоединены основные блоки.
(edit) @21   8 years ElenaR
(edit) @20   8 years ElenaR
(edit) @19   8 years ElenaR
(edit) @18   8 years ElenaR
(edit) @17   8 years ElenaR
(edit) @16   8 years ElenaR
(edit) @15   8 years ElenaR
(edit) @14   8 years ElenaR
(edit) @13   8 years ElenaR
(edit) @12   8 years ElenaR
(edit) @11   8 years ElenaR
(edit) @10   8 years ElenaR
(edit) @9   8 years ElenaR
(edit) @8   8 years ElenaR
(edit) @7   8 years ElenaR Tests Modelsim
(edit) @6   8 years ElenaR
(edit) @5   8 years ElenaR Tests Modelsim
(edit) @4   8 years ElenaR
(edit) @3   8 years ElenaR Tests for Modelsim
(edit) @2   8 years nmarusov Заготовки для переноса на Verilog. Структура директорий. Исходные коды на …
(add) @1   8 years svn initial directories
Note: See TracRevisionLog for help on using the revision log.